Entwurf und Realisierung eines RISC-Prozessors

Zusammenfassung

In diesem Artikel sollen die Vorgehensweise beim Entwurf und der Realisierung der RISC--Prozessorarchitektur Fast sowie die verwendeten Entwicklungssysteme vorgestellt werden. Es werden die eingesetzten Tools und ihre Vor- und Nachteile beschrieben. Die Hintergründe für die Auswahl der Instruktionssatzarchitektur von Fast werden nur soweit erklärt, wie sie für das Verständnis notwendig sind. Fast wurde primär zur Unterstützung der effizienten Ausführung von funktionalen Sprachen entwickelt, eignet sich aber ebenso für imperative Sprachen. Neben den RISC--üblichen Merkmalen unterstützt Fast Typkennungen, hat ein System von vier Stacks, eine Harvard-Architektur und eine vierstufige Instruktionspipeline. Der Entwurf und die Realisierung von Fast wurden in verschiedenen Schritten und mit mehreren (Entwicklungs-) Systemen durchgeführt. Zur Auswahl des Instruktionssatzes wurde ein Simulator für die Architektur in C geschrieben; um die Realisierungsmöglichkeiten zu untersuchen wurde das Mimola-Design-System eingesetzt; für die Erstellung eines TTL-Prototypen bzw. zum Design eines VLSI-Chips wurden kommerzielle CAD-Systeme verwendet.
[Content] [What's new?] [Hotlist] [Chair] [CS Dept] [Technical Faculty] [CAU Kiel]
Claus Aßmann <ca@informatik.uni-kiel.de>